(54) CROSS CONNECTION DEVICE


- (43) 13.5.1992 (19) JP (11) 4-138800 (A)
- (21) Appl. No. 2-262316 (22) 28.9.1990

# **Best Available Copy**

(71) FUJITSU LTD (72) AKIO MORIMOTO(2) (51) Int. Cl<sup>5</sup>. H04Q11/04,H04J3/02,H04L12/52

PURPOSE: To easily obtain a cross connection device consisting of a small--scale hardware by constituting the entirely mounted cross connection device of plural cross connection parts dividing functions between respective input signal line groups and respective output signal line groups in each input signal line group.

CONSTITUTION: Respective functions between the input signal line groups 1 to 8 and output signal line groups 1' to 8' of the cross connection device are constituted of the cross connection parts 71 to 78 in each input signal line group and these functions can easily be divided in each cross connection part. In the case of one input signal line group, the cross connection part 71 is used, and in the case of two input signal line groups, the cross connection parts 71, 72 are used. Thereby, the cross connection device of the small-scale hardware can easily be obtained in the case of using eight input signal line groups or less, and produced at a low cost.



50: reading address part, 60: memory

(54) CHIP NETWORK RESISTOR

(11) 4-139701 (A) (43) 13.5.1992 (19) JP

(21) Appl. No. 2-261210 (22) 29.9.1990

(71) MITSUBISHI ELECTRIC CORP (72) MASAAKI KUSUI

(51) Int. Cl<sup>5</sup>. H01C7/00

PURPOSE: To improve the reliability of a chip network resistor after mounting and, at the same time, to manufacture the resistor to have numerous networks by providing in advance groove type separators which decide the splitting direction of an alumina substrate to the substrate.

CONSTITUTION: This chip network resistor is composed of a plurality of resistances and V groove type separators formed into a substrate 1 between the resistances. These grooves do not affect the performance of this resistor. Because of the grooves, the direction of cracks and destruction of the substrate 1 are decided. Namely, since the thickness of the substrate 1 is extremely small at the parts of the separators 5, the substrate 1 cracks only at the parts of the separators 5 and does not crack at the parts of the resistances 4. Therefore, variation of the resistance value and occurrence of disconnection of the resistances 4 can be prevented.





(54) VOLTAGE-DEPENDENT NONLINEAR RESISTOR

(11) 4-139702 (A)

(43) 13.5.1992 (19) JP

(21) Appl. No. 2-262067 (22) 29.9.1990

(71) TAIYO YUDEN CO LTD (72) NORIYUKI KOZU(1)

(51) Int. Cl<sup>5</sup>. H01C7/10

PURPOSE: To obtain the title resistor available for a large current and having an excellent nonlinearity by providing a voltage dependent nonlinear resistance formed of a sintered body composed mainly of ZnO containing metallic compounds by specific mol\% equivalent to Bi2O3, Sb2O3, CoO, MnO, SiO2, Al2O3, etc.

CONSTITUTION: This nonlinear-voltage resistor is formed of a sintered body composed mainly of a zinc oxide containing bismuth, antimony, and cobalt compounds by 0.05-2.0mol% in terms of Bi<sub>2</sub>O<sub>3</sub>, 0.05-3.0mol% in terms of Sb<sub>2</sub>O<sub>3</sub>, and 0.1--2.0mol% in terms of CoO, respectively. The sintered body also contains a manganese, nickel, and silicon compounds by 0.1-3.0mol% in terms of MnO, 0.05-2.0mol% in terms of NiO, and 0.05-3.0mol% in terms of SiO2, respectively. The contents of an aluminum and titanium compounds of the sintered body are 0.001-0.5mol% in terms of  $Al_2O_3$  and 0.05-2.0mol% in terms of  $TiO_2$ , respectively.

98-01170 (20083) 南喜

⑩日本国特許庁(JP)

10 特許出願公開

## 四 公 開 特 許 公 報 (A)

平4-138800

®Int. Cl. 5

識別記号

庁内整理番号

母公開 平成4年(1992)5月13日

H 04 Q 11/04

7117-5K

.. 04 Q 11/04 H 04 L 11/20 8843-5K 7830-5K

103

審査請求 未請求 請求項の数 1 (全7頁)

の発明の名称

(ii. ) ii

クロスコネクト装置

の特 町 平2-262316

29出 願 平2(1990)9月28日

分発 明 者 森 木 133 姙

神奈川県川崎市中原区上小田中1015番地 富士通株式全社

明 個発 者

浩 志 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

四発 明 大

明 育

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

他出 Ħ 富士通株式会社

②代 理 人 弁理士 井桁 貞一 神奈川県川崎市中原区上小田中1015番地

## 1 発明の名称

3.14) 2.

クロスコネクト装置

## 2 特許請求の範囲

交換信号単位のピットよりなるNチャネルを多 堂化した伝送速波Xbpsの入力信号線Y本より なる入力信号終群す個(1, 2, 3, 4)の金 データをメモリに書込み、読み出して、出力信号 練料y個(1', 2', 3', 4')の、nビッ トよりなるパチャネルを多重化し伝送速度Xbp sの出力信号線 Y 本上では時間的空間的に交換信 |号単位で入れ換えるクロスコネクト装置において、 各入力信号練罪(1,2,3,4)と各出力信号 練稈(1',2',3',4') 期には、 各入力信号線群に対してロビットを並列にし且つ Y個を多重する直並列変換回路(11,12,1

入力は号編群 y 個の各直並列表換回路(1.1. 1 2.13,14)の各出力には、y個の該直並列

変換回路(11,12,13,14)にて変換さ れたデータを夫々交換信号単位のロビットで各フ ドレスに書き込む単位メモリ(30)ヶ個と、 築す個の単位メモリ(30)より、統出しアドレ ス発生郎(50)よりのアドレスにて読み出した、 所望の単位メモリ(30)の交換信号単位の π ピットを選択出力するセレクタ(40)と、 核セレクタ〔40)の出力には、筋セレクタ(4 0) の出力の並列コピットのY相多重の信号を直 列にしてY本の出力信号線に出力する並直列変換 国路(21,22,23,24)とを夫々設け、 且つ各入力信号線算(1,2,3,4)と各出力 信号練弄(1', 2', 3', 4')間の微能を 入力信号線群単位に分割したクロスコネクト部 (71、72、73,74) としたことを特徴と するクロスコネクト装置。

### 3 発界の詳細な説明

#### (数 要)

交換信号単位ロピットよりなるNチャネルを多

## 特開平4-138800(2)

重化した伝送速度X b p s の入力信号線Y 本よりなる入力信号線料 y 個の全データをメモリに書込み、読み出して、出力信号線料 y 個の、 n ビットよりなる N チャネルを多重化し伝送速度 X b p s の出力信号線 Y 本上では時間的空間的に交換信号単位で入れ換えるクロスコネクト装置に関し、

使用入力信号線群及び出力信号線群が全実装より少ない場合は、容易に小規模なハードウエアで 構成出来るクロスコネクト装置の提供を目的とし、 各入力信号線群と各出力信号線群間には、

各入力信号線群に対してnビットを並列にし且つ Y個を多重する直並列変換回路と、

入力信号線群 y 個の各直並列変換回路の各出力に は、 y 個の該直並列変換回路にて変換されたデー タを夫々交換信号単位の n ピットで各アドレスに 書き込む単位メモリ y 個と、

該す個の単位メモリより、読出しアドレス発生部 よりのアドレスにて読み出した、所望の単位メモ リの交換信号単位のnビットを選択出力するセレ クタと、 毎セレクタの出力には、該セレクタの出力の並列 πピットのY個多重の信号を直列にしてY本の出 力信号線に出力する並直列変換回路とを夫々設け、 且つ各入力信号線群と各出力信号線評單の機能を 入力信号線群単位に分割したクロスコネクト部と した構成とする。

#### 【産業上の利用分野】

本発明は、フレキシブルな遠信網を構成する為 のクロスコネクト装置の改良に関する。

クロスコネクト装置とは、第3回の動作原理 説明 図に示す如く、例えば入力信号線80の1周期のA、B、C、Dの信号、入力信号線81の同じ 1 周期のイ、ロ、ハ、二の信号を入力してメモリ100に書込み、読み出して、2本の出力信号線90、91上ではA、B、ロ、D、イ、C、ハ、ニの如く、複数の入力信号線上のタイムスロットの信号を複数の出力信号線上では時間的空間的にも入れ換えるものである。

## 〔従来の技術〕

第4回は1例の入力信号線群の数が変化した場合のクロスコネクト装置の構成を示す図、第5回は従来例のクロスコネクト装置のブロック図である。

第4回は、第4回(A)に示す如く、入力信号 線には、1フレームの、8ビット1チャネル(以 下CHと称す)160CHが多重化され、伝送 ビットレート及び素子の動作限界速度が50Mb psで、単位メモリのアドレスの間口は1280 個で、1アドレスには交換信号単位の8ビットを 記憶する場合で、入力信号線が8本よりなる入力 信号線群の数が1,2,4と増加した場合のクロ スコネクト装置の構成を示している。

第4回(8)は入力信号機群が1個の場合で、この場合は、直並列変換回路11にで8ピットに対応した8本並列(動作速度は50Mbpsの1/8になる)で、入力信号線8本に対応した8個多重の信号に変換し、単位メモリ30に書き込む。この場合は、クロスコネクトする為に、8本の

第4図(C)に示す如く、入力信号線が16本で、入力信号線群が2個となると、16本の入力信号線群が2個となると、16本の入力信号線の1フレーム160CHのデータをメモリに書き込むには、アドレス数は1280×2個必要となるので、単位メモリ30が2個の短が2個が2個ないと、2つの出力信号線群1、21にクロスコネクトした信号を出力出来ないので、単位メモリ30、2個の組が2個数けてある。

## 特開平 4-138800(3)

そこで、直並列変換回路11、12にて、入力 信号線群1、2の信号を夫々、8本並列で8個多 重と大々2個の単位メモリ30 に書込み、2個の変出して下レス発生部52より、 一夕を決めているでは、まさした。 一夕を決めている。 生させ、クタ41にて、1個の単位メモリ30、大々を出した8ピットのデータを順次選択の出する。 支持を変換回路21、22にて、大々8本乗の出よう で変換に表し、クロスコネクトを記り、カは の出れた8ピット160CHの信号が乗号を で変換になる出力信号が乗り、クロスコネクトを終め、クロスコネクトを記し、クロスコネクトを記入しまりなる出力信号線よりなる出力信号線よりよりはよりなる出力信号線よりよりはカナる。

即ち、入力信号線群がM個になると、直並列型 換回路はM個必要になり、単位メモリ30はM個 の組がM個必要になり、読出しアドレス発生部、 及びセレクタ及び並直列変換回路はM個必要にな る。

よって、第4図(C)に示す如く、入力信号線が32本で、入力信号線群が4個となると、第4

合のハードウエアを使用している為に、使用人力 信号線群及び出力信号線群が少ない場合はハード ウエアが大規模になり高端になる問題点がある。

本発明は、使用人力信号線群及び出力信号線群 が全実装より少ない場合は、容易に小規模なハー ドウエアで構成出来るクロスコネクト装置の提供 を目的としている。

## [課題を解決するための手段]

第1回は本発明の原理プロック図である。

第1図に示す如く、交換信号単位ロピットよりなるNチャネルを多重化した伝送速度X b p s の入力信号線Y 本よりなる人力信号線群y 観1、2、3、4の全データをメモリに書込み、読み出して、出力信号線群 y 個1、2、3、4'の、n ピットよりなるNチャネルを多重化し伝送速度 X b p s の出力信号線 Y 本上では時間的空間的に交換信号単位で入れ換えるクロスコネクト装置において、

各入力信号練群1、2、3、4と各出力信号練群

図(分)に示す知く、直並列変換回路は11~14と4個となり、単位メモリ30は4個の組が4個となり、単位メモリ30は4個の組が4個となり、輸出しアドレス発生部53及びセレクタ42及び並直列変換回路21は4個の構成となる。

現在搬送場局装置のクロスコネクト装置としては、全実装の場合、入力信号線8本の入力信号線8年の入力信号線8年の入力信号線群が8個となっているので、全実装の場合の構成を示すと、第5回に示す如く、直並列変換回路は11~18の8個となり、単位メモリ30は8個の組が8個となり、設出しアドレス発生部50及びセレクタ40は8個、並直列変換回路は21~28の8個となる構成となつている。

## 〔発明が解決しようとする課題〕

以上裁明の如く、従来のクロスコネクト装置では使用入力信号線群及び出力信号線群が最大の場合に最適となる構成であり、使用入力信号線群及び出力信号線群が全実装の場合より少ない場合でも、分割するのに手間がかかるので、全実装の場

1', 2', 3', 4' 間には、

各人力信号線群に対して n ビットを並列にし且つ Y 個を多重する直並列更接回路 1 1, 1 2, 1 3, 1 4 と、

入力信号線群 y 個の各直並列変換回路 1 1 , 1 2 , 1 3 , 1 4 の各出力には、 y 個の該直並列変換回路 1 1 , 1 2 , 1 3 , 1 4 にて変換されたデータを夫々交換信号単位の n ビットで各アドレスに書き込む単位メモリ 3 0 y 個と、

接り個の単位メモリ30より、銃出しアドレス発生部50よりのアドレスにで読み出した所望の単位メモリ30よりの交換信号単位のロビットを選択出力するセレクタ40と、

該セレクタ40の出力には、該セレクタ40の出力の並列コピットのY個多重の信号を直列にして Y本の出力信号線に出力する並直列変換回路21, 22,23,24とを失々吸け、

且つ各入力信号終群1、2、3、4と各出力信号 総群1、2、、3、、4、間の機能を入力信号 終群単位に分割したクロスコネクト部71、72、

## 特開平 4-138800 (4)

73. 74よりなるようにする。

## (作用)

本発明によれば、全実装のクロスコネクト装置を構成するのに、各入力信号線群1,2,3,4 と各出力信号線群1,2,3,4。間の機 能を入力信号線群単位に分割したクロスコネクト 部71,72,73,74より構成するように なっている。

よつて、使用入力信号線群及び出力信号線群が 全実装より少ない場合は、全実装のクロスコネクト装置を分割し、入力信号線群の数に応じた数の クロスコネクト部のハードウエアにで構成するので、容易に小規模なハードウエアよりなるクロス コネクト装置が得られる。

## (実施例)

第2図は本発明の実施例のクロスコネクト装置 のブロック図である。

第2回は第5回の従来例のクロスコネクト装置

の入力信号練群1~8と出力信号練群1′~8′間の夫々の機能を、入力信号練群単位のクロスコネクト部71~78にで構成し、容易にクロスコネクト部単位に分割可能にしたもので、入力信号練群が1個の場合は、クロスコネクト部71を使用し、入力信号練群が2個の場合は、クロスコネクト部71、72を使用するので、8個以下の入力信号練群の場合は、容易に小規模なハードゥエアのクロスコネクト装置とすることが出来る。

## 〔発明の効果〕

以上詳細に説明せる如く本発明によれば、入力 信号線群が全実装の場合より少ない場合は、容易 に小規模なハードウエアのクロスコネクト装置が 得られ、クロスコネクト装置を安価にすることが 出来る効果がある。

## 4 図面の簡単な説明

第1団は本発明の原理プロック図、 第2団は本発明の実施例のクロスコネクト装置の

ブロック図、

第3団はクロスコネクト装置の動作原理説明図、

第4回は1例の入力信号線群の数が変化した場合 のクロスコネクト装置の構成を示す回、

第5団は従来例のクロスコネクト装置のプロック 団である。

図において、

1~8は入力信号線群、

]'~8'は出力信号練群。

11~18は直並列安換回路、

21~28过並直列変換回路、

30は単位メモリ、


40, 41, 42 はセレクタ、

50.51,52.63は設出しアドレス発生部、

60,600はメモリ、

80,81 は入力信号線、

90、91は出力信号線を示す。




クロスコネクト装置の動作原理説明図

丞

က


代理人 井理士 井桁

## 特開平 4-138800(5)




f = 3


E




# 特開平 4-138800(6)

第4四(七の1)





# 特別平4-138800(フ)



**-585**-